Load/Store-Architektur


Load/Store-Architektur

Eine Load/Store-Architektur ist eine Computerarchitektur, deren Befehlssatz Daten-Speicherzugriffe ausschließlich mit speziellen Lade- (Load) und Speicher- (Store) Befehlen erlaubt. Sie wird auch als Register-Register Architektur bezeichnet. RISC-Architekturen sind grundlegend durch ihre Eigenschaft als Load/Store-Maschinen definiert. Während klassische CISC-Architekturen für ALU-Befehle (etwa Addieren oder Multiplizieren) direkten Speicherzugriff erlauben, ist dies bei Load/Store-Architekturen nur in mehreren Schritten über die Zwischenspeicherung der Argumente in Registern möglich. Daher ist der Registersatz üblicherweise im Vergleich zu CISC-Systemen größer.

Beispiel für eine Load/Store-Architektur sind fast alle RISC-Architekturen wie etwa die SPARC, MIPS oder Alpha. Dagegen sind x86-Prozessoren keine Load/Store-Architekturen.


Wikimedia Foundation.

Schlagen Sie auch in anderen Wörterbüchern nach:

  • Load-Link/Store-Conditional — (LL/SC) (engl. etwa „Referenz Laden/bedingt Schreiben“) ist ein Paar von Prozessor Befehlen, die eine read modify write Operation implementieren. Der LL Befehl lädt eine Speicherstelle, ihr Inhalt kann verändert werden, und der SC Befehl schreibt …   Deutsch Wikipedia

  • ARM-Architektur — Logo ARM Prozessorchip von Conexant, der beispielsweise in …   Deutsch Wikipedia

  • Explicitly Parallel Instruction Computing — EPIC bezeichnet eine Eigenschaft einer Befehlssatzarchitektur (englisch Instruction Set Architecture, kurz ISA) und der Verarbeitungsstruktur einer Familie von Mikroprozessoren, z. B. Itanium. Bei der Programmierung von EPIC CPUs wird… …   Deutsch Wikipedia

  • Reduced Instruction Set Computer — (RISC) (engl. für Rechner mit reduziertem Befehlssatz) ist eine Designphilosophie für Computerprozessoren, die einfache Maschinenbefehle bevorzugt. Der Begriff wurde 1980 von David A. Patterson und Carlo H. Séquin geprägt.[1] Die Beschränkung auf …   Deutsch Wikipedia

  • RISC — Reduced Instruction Set Computing (RISC) (engl. für Rechnen mit reduziertem Befehlssatz) ist eine bestimmte Designphilosophie für Prozessoren. Es steht im Gegensatz zum CISC Prozessor Design. Inhaltsverzeichnis 1 Konsequenzen des RISC… …   Deutsch Wikipedia

  • Reduced Instruction Set Computing — (RISC) (engl. für Rechnen mit reduziertem Befehlssatz) ist eine bestimmte Designphilosophie für Prozessoren. Es steht im Gegensatz zum CISC Prozessor Design. Inhaltsverzeichnis 1 Konsequenzen des RISC Befehlssatzes 2 Geschichte 3 Eigenschaften …   Deutsch Wikipedia

  • TRIPS-Prozessor — Gehäuse des TRIPS Prozessors Der TRIPS Prozessor (Tera op, Reliable, Intelligently adaptive Processing System) ist ein Forschungsprozessor der University of Texas at Austin. Die Prozessorarchitektur ist so ausgelegt, dass sich weitere Kerne… …   Deutsch Wikipedia

  • ARM11 — Logo ARM Prozessorchip von Conexant, welcher beispielsweise in Routern verwendet wird. Die ARM Architektur ist ein Kern Design für eine Familie von 32 Bit …   Deutsch Wikipedia

  • ARM2 — Logo ARM Prozessorchip von Conexant, welcher beispielsweise in Routern verwendet wird. Die ARM Architektur ist ein Kern Design für eine Familie von 32 Bit …   Deutsch Wikipedia

  • ARM3 — Logo ARM Prozessorchip von Conexant, welcher beispielsweise in Routern verwendet wird. Die ARM Architektur ist ein Kern Design für eine Familie von 32 Bit …   Deutsch Wikipedia


Share the article and excerpts

Direct link
Do a right-click on the link above
and select “Copy Link”

We are using cookies for the best presentation of our site. Continuing to use this site, you agree with this.